

Soluzione della Prova Scritta

20 Giugno 2018

- 1) Durante la lettura dello zero il nodo V_R può avere delle sovratensioni spurie dovute alla connessione alla *bit-line* tramite M6. Per imporre il valore stazionario V_{Rst} richiesto nel testo notiamo che, per $V_{Rst}=0.2V$, M4 lavora in regione triodo mentre M6 lavora in saturazione. Ovviamente M5 è invece spento. Uguagliando la corrente di M4 ed M6 otteniamo

$$\frac{S_4\beta'_n}{2}[2(V_{DD} - V_T)V_{Rst} - V_{Rst}^2] = \frac{S_6\beta'_n}{2}(V_{DD} - V_{RST} - V_T)^2$$

da cui, per $V_{Rst}=0.2V$, ricaviamo

$$C_R = \frac{S_4}{S_6} = \frac{(V_{DD} - V_{RST} - V_T)^2}{2(V_{DD} - V_T)V_{Rst} - V_{Rst}^2} \simeq 1.286$$

Per $S_6=2$ otteniamo quindi $S_4=2.57$.

Nel transitorio di lettura M6 ed M4 risultano in serie perchè la tensione di *gate* è V_{DD} per entrambi. Possiamo quindi calcolare il dimensionamento equivalente S_{eq} del transistor in serie che risulta $S_{eq}=(1/S_6 + 1/S_4)^{-1}=1.125$. Per una tensione sulla *bit-line* compresa fra V_{DD} e $(V_{DD}-0.15V)$ il transistor equivalente lavora in regione di saturazione con V_{GS} fissata, quindi la sua corrente è costante perchè abbiamo assunto $\lambda=0$. Il tempo può quindi essere immediatamente espresso come

$$T_r = 2C_{BL}(0.1)/(\beta'_n S_{eq}(V_{DD} - V_T)^2) \simeq 347ps$$

- 2) La cella di memoria è nominalmente simmetrica, pertanto assumiamo $S_3=S_6$ e $S_1=S_4$. Nel caso della scrittura in esame M2 ed M3 risultano accesi. La tensione di *gate* di M3 è V_{DD} mentre la tensione di *gate* di M2 è $0V$, pertanto entrambi i transistori sono in regione triodo per $V_L=V_{T0}$; in effetti per M2 vale la condizione $[V_{GS} - (-V_{T0})]=V_{DS}$, quindi M2 si trova esattamente al confine fra regione triodo e regione saturazione.

Imponendo l'uguaglianza della corrente di M2 ed M3 otteniamo

$$\frac{S_2\beta'_p}{2}[2(0 - V_{DD} + V_T)(V_{Lst} - V_{DD}) - (V_{Lst} - V_{DD})^2] = \frac{S_3\beta'_n}{2}[2(V_{DD} - V_T)V_{Lst} - V_{Lst}^2]$$

da cui otteniamo

$$S_2 = S_3 \frac{\beta'_n[2(V_{DD} - V_T)V_{Lst} - V_{Lst}^2]}{\beta'_p[2(0 - V_{DD} + V_T)(V_{Lst} - V_{DD}) - (V_{Lst} - V_{DD})^2]} = 1.625$$

- 3) In condizioni statiche avremo sempre un ramo della cella con uscita praticamente pari V_{DD} ed un ramo della cella con uscita praticamente a massa. Nel ramo con uscita a V_{DD} abbiamo una corrente statica I_{off-n} dovuta al transistor n -MOS nominalmente spento, mentre nel ramo con uscita a massa abbiamo la corrente di perdita I_{off-p} del transistor p -MOS nominalmente spento. Entrambi i transistori spenti hanno $V_{GS}=0V$, pertanto la corrente statica I_{st} assorbita dalla cella risulta

$$I_{st} = I_{off-n} + I_{off-p} = (S_1 + S_2)I_{sbth} \exp \left[-\frac{|V_T|}{m_s V_{th}} \right]$$

e la potenza statica assorbita dalla cella è $P_{st}=V_{DD}I_{st}$.

Assumendo $m_s=1.15$, il massimo valore di I_{st} compatibile con $P_{st}=50$ nW risulta quindi $I_{st}\simeq 246\mu A$.